ゲートバイアス（Gate Bias）とは
～MOS構造やFETの動作制御に不可欠な電圧パラメータ～
■ 定義
**ゲートバイアス（Gate Bias）**とは、MOSFETやJFET、HEMTなどのトランジスタ構造において、ゲート端子に印加される直流電圧のことを指します。
この電圧により、チャネル領域における電界が制御され、キャリアの蓄積・空乏・反転状態を切り替えることが可能となります。
■ MOS構造における役割
MOS構造（例：MOSFET、MOSキャパシタ）では、ゲートバイアスの値によって、半導体内部の状態が次のように変化します：
| ゲートバイアス | 状態 | 特徴 |
|---|---|---|
| 負バイアス（n型基板） | 蓄積 | 多数キャリアが界面に集まる（高容量） |
| 中性領域 | 空乏 | キャリアが後退し、空乏層が形成される |
| 正バイアス（n型基板） | 反転 | 少数キャリアが蓄積、導電チャネル形成（しきい値超え） |
■ C–V測定におけるゲートバイアスの意義
ゲートバイアスは、C–V測定での横軸（電圧掃引）の中心要素であり、以下のパラメータの抽出に用いられます：
-
平坦バンド電圧（Vfb）
-
しきい値電圧（Vth）
-
ドーピングプロファイル（1/C²解析）
-
界面準位密度（Dit）（HF/LF C–V比較法）
■ パワーデバイスでの活用例
SiC-MOSFETやGaN-HEMTなどのパワーデバイスでは、ゲートバイアスの正確な制御が特に重要です。
たとえば：
-
スイッチング特性の最適化
-
ゲート酸化膜の信頼性評価（BTI試験）
-
ゲートリーク電流の測定
-
動的特性評価（Rg、Ciss等）
■ 測定装置における実装例（CV測定器など）
ゲートバイアス機能を備えた測定装置（例：TECHMIZE TH512）では、±数十V以上のスイープ可能な高精度DCバイアスソースを内蔵し、以下の操作が可能です：
-
自動電圧掃引によるC–V特性取得
-
ステップ印加によるトラップ応答時間測定
-
高電圧印加による信頼性試験（TDDB、BTI）
■ 注意点・測定時の留意事項
| 項目 | 内容 |
|---|---|
| ✅ 印加上限電圧の確認 | 試料の酸化膜破壊電圧を超えないようにする |
| ✅ 電圧ステップと掃引速度 | 高速すぎるとトラップ応答が追従できない |
| ✅ 温度の影響 | キャリア挙動が変化するため温度制御が重要 |
| ✅ バイアスストレス効果 | 長時間印加によりパラメータが変動することあり |
■ まとめ
| 項目 | 内容 |
|---|---|
| 定義 | トランジスタのゲート端子に印加される電圧 |
| 役割 | 電界制御によりキャリア分布・導電特性を制御 |
| 測定用途 | C–V測定、Vth抽出、Dit評価、信頼性試験など |
| 関連用語 | Cox、Vfb、Vth、蓄積・空乏・反転状態 |
| 搭載機能例 | DCバイアススイープ、過電圧保護回路など |
T&Mコーポレーションでは、高精度ゲートバイアス印加機能を搭載したCV測定器・半導体評価ソリューションを取り揃えております。
お客様のデバイス構造や評価目的に合わせた測定環境の構築も、ぜひご相談ください。