DPDによるバックオフの削減

デジタル事前歪み補正（DPD）によるバックオフの削減は、超小型SAR衛星や10GHz/24GHz帯の高速レーダーの送信系を設計する上で、「システムの重量・サイズ・消費電力を劇的に引き下げる（＝低コスト高効率化する）」ための最大のブレイクスルーです。

高周波（RF）パワーアンプ（PA）の動作領域と効率の観点から、DPDがどのようにバックオフを削減し、ハードウェアに革命をもたらすのか、そのメカニズムを深掘りします。

1. バックオフ（Back-off）とは何か？：従来のジレンマ

パワーアンプ（特に高出力を狙うGaN SSPAなど）は、入力パワーを上げていくと、ある点で出力が頭打ちになる「飽和点（Saturation Point）」に達します。

• 飽和領域（効率最高・歪み最大）： アンプが最も効率よく電力を電波に変換できる（ドレイン効率やPAEが最大になる）領域です。しかし、この領域ではアンプの非線形性が牙をむき、前述のAM-AM/AM-PM歪みが激しく発生します。チャープパルスの位相がガタガタになり、レーダーの解像度は崩壊します。

• 線形領域（効率最悪・歪み最小）： 歪みのない綺麗な電波を出力できる領域です。しかし、飽和点から大きく手前（入力・出力を絞った状態）で使わなければなりません。

この「綺麗に増幅するために、飽和点からあえて出力を落とす量」のことをバックオフ（一般的には 1dB利得圧縮点 P1 dB や飽和点から数dB〜十数dB落とす）と呼びます。

バックオフの代償

DPDがない古典的なシステムで、600MHz幅のチャープパルスの直線性（コヒーレンシ）を保とうとすると、例えば 6 dB 以上のバックオフが必要になります。

これは、「本来100W出せる実力があるアンプを、歪みを抑えるためだけに25W（4分の1の出力）で贅沢に、かつ極めて効率の悪い状態でダラダラと動かす」ということを意味します。残りの75W分のエネルギーの大部分は「無駄な熱」となり、アンプを急激に加熱させます。

2. DPDによる「バックオフ削減」のメカニズム

DPD（デジタル事前歪み補正）は、デジタル信号処理の力でこの物理的限界を強引に突破します。

1. 飽和の直前まで突っ込める：

   アンプが飽和するギリギリの、最も非線形歪みが激しくなる領域（非線形領域）の特性をFPGAでリアルタイムに測定し、あらかじめ完璧な「逆歪み」をかけます。

2. 直線性（リニアリティ）の擬似的な拡張：

   アンプ単体ではグニャリと曲がっていた出力特性（AM-AM / AM-PM）が、デジタルの補正によって飽和点の直前まで「完全な直線」へと矯正されます。

3. バックオフの最小化：

   これにより、従来 $6\text{ dB}$ 必要だったバックオフを、$1\sim2\text{ dB}$ 程度まで劇的に削減（攻め込むことが）可能になります。

3. バックオフ削減がもたらす「システムへの4大メリット」

この数dBのバックオフ削減は、無線・宇宙機の筐体設計において、ドミノ倒しのように巨大なメリットを生み出します。

① 送信出力（PEAK POWER）の等価的な向上

バックオフを $6\text{ dB} \rightarrow 2\text{ dB}$ へと 4dB 削減できた場合、アンプの物理的なサイズを変えずに、アンテナから放射される実効的な電波のパワーを約2.5倍に引き上げることができます。これは、レーダーの最大探知距離の延伸や、SAR画像のSN比（画質）向上に直結します。

② 消費電力の劇的な低減と効率向上

アンプを最も変換効率の高い「飽和一歩手前」の領域で動作させられるため、電力利用効率（PAE：Power Added Efficiency）が最大化します。無駄に捨てられていた電力が減るため、システム全体の消費電力が下がり、電源系統（太陽電池パドルやバッテリー、制御用PWM回路）を大幅に小型化・軽量化できます。

③ 熱設計（サーマル・マネジメント）の緩和

バックオフ動作時の最大の問題は「発熱」です。効率が悪い領域でアンプを動かすと、電波にならなかった数〜数百Wのエネルギーがすべて熱になり、素子のジャンクション温度を跳ね上げ、熱的メモリエフェクトを引き起こします。

• DPDで効率を高めることで「発熱量そのもの」を大幅に減らせるため、大型のヒートシンク（放熱板）や宇宙用の重厚な熱排気システムを削ることができ、構造設計の自由度が跳ね上がります。

④ 半導体コスト（デバイスサイズ）の削減

「25W出したい」という要求仕様に対し、

• DPDなし（6dBバックオフ）： 余裕を見て 100Wクラス の巨大で高価なGaN FETが必要。

• DPDあり（2dBバックオフ）： 飽和付近まで使い切れるため、40Wクラス の一回り小さく安価なGaN FETで十分間に合う。

💡 技術的・実務的な落とし込みの焦点

DPDによるバックオフ削減を極限まで追求する場合、高周波エンジニアは以下の「攻め際」をチーミング（デバッグ）することになります。

• クリッピング（Crest Factor Reduction: CFR）との併用：

  チャープパルスやマルチトーン信号の「ピーク電力と平均電力の比（PAPR）」をデジタル側であらかじめ抑えるCFR技術をDPDの前段に挟むことで、さらにアンプを飽和点近くで安定して動作させ、バックオフを極限まで削り取ります。

• 復調限界（飽和の壁）：

  バックオフを 0dB（完全な飽和点）にすることは不可能です。アンプが完全にクリップ（出力がフラットに飽和）してしまうと、デジタル側でいくら逆特性の大きな振幅を入力しても、アンプ側がそれ以上物理的に出力を追従できない（ゲインがゼロになる）ためです。この「補正しきれる限界の飽和度合い」を見極めるために、スペアナのACPR（隣接チャネル漏洩電力比）やEVN、レーダーのレンジサイドローブ特性をモニターしながら、DPD多項式の次数やアルゴリズムをチューニングします。

バックオフ削減に向けて、現在はどのようなパワーアンプ（例えば数WクラスのICか、数十〜数百WのディスクリートGaNかなど）をターゲットに想定、あるいはシミュレーションされていますか？