チップレットパッケージ基板とは、複数の**チップレット（機能ごとに分割された半導体ダイ）**を電気的かつ機械的に接続し、一つの集積回路パッケージとして機能させるための土台となる基板です。
これは、チップレット技術（Heterogeneous Integration）において、ロジックチップやHBM間の超高速通信と電力供給を仲介する、極めて重要なコンポーネントです。
1. パッケージ基板の役割と構造
チップレットパッケージ基板は、単なる支持体ではなく、チップレットシステム全体の性能を決定づける主要な要素です。
役割
-
チップレット間接続: 複数のチップレット間で、広帯域・低遅延な信号伝送路を提供します。
-
外部接続: チップレットで構成されたシステム全体を、プリント基板（PCB）などの外部回路に接続します。
-
電力供給・放熱: チップレットへ安定した電力を供給し、高集積化によって発生する熱を効率的に外部へ放散します。
構造上の位置づけ
チップレットパッケージでは、基板は通常、チップレットと最終的なPCBの間に位置します。高性能なシステムでは、この基板自体が**インターポーザー（中継基板）**と呼ばれる高密度な配線層を持つ構造となります。
2. チップレット基板の主要な種類
チップレットパッケージ基板は、要求される性能やコストに応じて、主に「Siインターポーザー」と「RDLインターポーザー」の2種類に分類されます。
| 種類 | 特徴的な材料 | 配線密度と性能 | 主な課題 |
| Siインターポーザー | シリコン (Si) | 最高水準の配線密度。高性能なHBM統合に不可欠。 | 製造コストが非常に高い。大型化に限界がある。 |
| RDLインターポーザー | 樹脂基板（有機材料）上の再配線層 (RDL) | Siには劣るが、従来の基板より高密度。 | 配線微細化の限界。高性能用途ではシリコンブリッジなどで補完が必要。 |
a. Siインターポーザー（シリコンインターポーザー）
Siインターポーザーは、半導体製造プロセスで形成されるため、配線幅が数マイクロメートル ($\mu\text{m}$) と極めて微細です。これにより、高性能なGPUやAIアクセラレータにおけるロジックチップとHBMとの超高密度接続（TSV: Through-Silicon Viaを利用）を実現します。
b. RDLインターポーザー（再配線層インターポーザー）
RDL (Redistribution Layer) インターポーザーは、有機基板上に銅と絶縁層からなる再配線層を形成したものです。Siインターポーザーよりも製造コストを抑えられ、また、Siウェーハのサイズ制限を受けないため、より大型のパッケージに多数のチップレットを統合するのに適しています。近年、AI/HPC向けにRDL層の微細化技術が進化し、採用が拡大しています。
3. 次世代の技術動向
チップレットパッケージ基板技術は、性能向上のためさらに進化しています。
-
3D積層技術: チップを平面に並べるだけでなく、チップレット基板上で複数のチップを**垂直に積み重ねる（3D積層）**技術（例：ハイブリッドボンディング）が導入されており、配線距離をさらに短縮し、電力効率と性能を飛躍的に向上させています。
-
ガラス基板の活用: シリコンや有機材料に代わり、ガラス基板をインターポーザーに採用する研究開発も進められています。ガラスは機械的強度が高く、低誘電率であるため、高周波特性に優れ、大型化しやすいというメリットがあります。
