半導体デバイスの製造における欠陥は、単純なランダム欠陥（Random Defects）だけでなく、微細化の進展に伴い、システマティック欠陥（Systematic Defects）の重要性が増しています。
1. ランダム欠陥 (Random Defects)
ランダム欠陥は、その名の通り、ウェーハやデバイスの表面に統計的にランダムな確率で発生する欠陥です。
| 特徴 | 詳細 |
| 発生要因 | 主に異物（パーティクル）の付着、材料の不純物、偶発的なプロセスエラー（例：フォトレジストの剥がれ、ドライエッチングのばらつき）など。 |
| 性質 | 特定の設計パターンや場所とは無関係に、ウェーハのどこにでも発生する可能性がある。 |
| 対応策 | クリーンルームの改善、プロセスの厳密な管理、フィルターの導入、欠陥密度を減らすための歩留まり向上活動。 |
| 影響 | 主にダイ（チップ）レベルの歩留まりを低下させる。欠陥密度（$\text{D}_0$）を用いて歩留まりを予測するモデル（ポアソン分布など）が適用される。 |
2. システマティック欠陥 (Systematic Defects)
システマティック欠陥は、特定の回路パターン、レイアウト、または特定の場所で再現性をもって発生する欠陥です。微細化が進み、設計ルールが限界に近づくにつれて、その影響が大きくなっています。
| 特徴 | 詳細 |
| 発生要因 | 主に設計とプロセスの相互作用によって引き起こされる。具体的には以下の要因がある。 |
| ① リソグラフィの限界: 極微細パターンの光学的歪み（例：近接効果、光学近接補正（$\text{OPC}$）の不完全さ）。 | |
| ② パターン依存性の問題: 特定のパターン（例：狭い配線、角張ったパターン）の再現性が、均一なパターンよりも低い。 | |
| ③ 応力集中: 構造的な応力や熱応力が特定の場所に集中し、デバイスの信頼性低下や故障を引き起こす。 | |
| 性質 | 特定のデザインルール違反やレイアウトパターンに紐づいており、ランダムではない。設計を修正するか、プロセス条件を変更しない限り、同じ場所で繰り返し発生する。 |
| 対応策 | 設計段階での対応が中心。$\text{Design For Manufacturability (DFM)}$ ツールによる欠陥パターンの予測と修正、厳格なデザインルールチェック、$\text{OPC}$やマスクの最適化。 |
| 影響 | 設計歩留まりや製品の信頼性を低下させる。同じ設計の製品がすべて同じ欠陥を抱えるリスクがある。 |
3. システマティック欠陥の重要性の増大
近年の半導体製造において、システマティック欠陥が重視される理由は、技術ノードの微細化限界が近づいているからです。
-
リソグラフィの限界: 7 nm や 5 nm ノードでは、光の波長がパターンサイズに対して相対的に大きくなり、マスクのパターンをそのままウェーハ上に転写することが極めて困難になります。このため、設計と実際のパターンのズレがシステマティック欠陥の主要因となります。
-
ムーアの法則の維持: CMOS微細化の継続には、ランダムな異物対策だけでなく、設計と製造プロセスを密接に連携させ、システマティックな問題を早期に特定・解決することが不可欠となっています。
要するに、半導体の歩留まり向上と信頼性確保のためには、偶発的な異物を排除する（ランダム欠陥対策）だけでなく、「設計が悪いために必ず発生する欠陥」（システマティック欠陥）を予測し、設計段階で潰し込む作業が、ますます重要になっているのです。
