界面準位密度（Interface Trap Density, Dit）とは
～MOS界面の電気的品質を左右する重要パラメータ～
■ 定義
界面準位密度（Dit, Interface Trap Density）とは、半導体と絶縁膜（例：Si と SiO₂）の界面に存在する電気的な欠陥（トラップ）状態の密度を表す指標です。
このトラップはキャリアを捕獲・放出する性質を持ち、MOS構造の電気特性、スイッチング特性、信頼性に大きな影響を与えます。
単位は通常：
で表され、エネルギー帯（バンドギャップ内）あたりの単位面積あたりの準位数を意味します。
■ 物理的背景
MOS構造において、酸化膜形成時の不完全な結合や汚染、不純物などにより、以下のような界面欠陥が生成されます：
未結合手（dangling bond）
酸化膜中の金属・水素由来の欠陥
熱処理・プラズマプロセス由来の損傷
これらがキャリア（電子・正孔）をトラップとして捕獲・再放出するため、MOSFETのしきい値変動、サブスレッショルド特性の劣化、信頼性低下（NBTIなど）の原因になります。
■ 測定方法（代表的な手法）
手法 | 特徴 | 用途 |
|---|---|---|
高周波・低周波C–V法 | HFとLFの差からDitを抽出 | 非破壊・簡易 |
コンダクタンス法（Conductance Method） | G/ω vs Vで測定 | 高感度・高精度 |
Charge Pumping法 | MOSFETのパルス駆動を利用 | LSI開発でよく使用 |
光C–V法 | 光照射でトラップを励起 | 材料研究向き |
■ 高周波・低周波C–V法の概要
高周波ではトラップが追従できず、低周波ではトラップが応答するため、下記のような容量差が生じます：
この差から、界面準位密度Ditを以下のように近似的に導出できます：
qqq：電荷量
AAA：電極面積
■ 応用と重要性
分野 | 内容 |
|---|---|
MOSFET設計 | Vth変動、移動度低下の要因に |
高信頼性LSI | 経時劣化（NBTI・PBTI）と関連 |
SiC/GaNパワーデバイス | 酸化膜界面の品質が性能に直結 |
材料開発 | 酸化膜/界面形成条件の評価指標 |
■ 測定時の注意点
項目 | 内容 |
|---|---|
温度依存性 | トラップの応答速度が変化 |
バイアスストレスの影響 | 測定中にDitが変化する場合あり |
MOS構造の品質 | 不純物混入・膜質不良でDitが増加 |
測定周波数の選定 | 適切なHF/LF設定が不可欠 |
■ まとめ
項目 | 内容 |
|---|---|
定義 | 半導体–酸化膜界面に存在するキャリア捕獲欠陥の密度 |
単位 | |
測定法 | HF/LF-CV法、コンダクタンス法、チャージポンピング法など |
応用分野 | MOSデバイス評価、材料開発、信頼性評価など |
重要性 | デバイス性能・安定性・歩留まりに大きな影響を与える指標 |