CMP (Chemical Mechanical Polishing / Planarization、化学機械研磨・平坦化) 技術は、半導体デバイスの高集積化と高性能化において不可欠な基盤技術です。CMPがなければ、現代の微細な多層配線を持つ集積回路（ULSI）を製造することは事実上不可能です。
CMPが高集積化にもたらす主要な利点
CMPの基本的な役割は、ウェハ表面の**ナノレベルでの平坦化（Planarization）**です。この平坦化が、高集積化に不可欠な以下の工程を可能にします。
1. 微細なリソグラフィ（露光）の実現
半導体チップは、薄膜を何度も堆積させ、その表面に回路パターンを焼き付ける（リソグラフィ）工程を繰り返して製造されます。
-
課題: 薄膜を重ねるたびに、下層の回路パターンが原因でウェハ表面に微細な**凹凸（トポグラフィ）**が生じます。
-
CMPの貢献: CMPは、この凹凸を原子レベルで除去し、ウェハ表面を完全に平坦にします。これにより、次のリソグラフィ工程で露光装置の焦点深度をナノメートル単位で正確に合わせることができ、微細で信頼性の高い回路パターンの形成を可能にします。
2. 多層配線（インターコネクト）の実現
現代の高性能チップは、信号をやり取りするために10層以上もの配線層を積み重ねていますが、CMPがなければ多層化は困難です。
-
課題: 凹凸が残ったまま次の層を重ねると、歪みが累積し、配線層が増えるにつれて回路が短絡したり、断線したりするリスクが急増します。
-
CMPの貢献: 各配線層を堆積した後、CMPを適用してその表面を徹底的に平坦化することで、回路の層間絶縁膜や金属配線層が歪みなく垂直に積み重なることを保証します。これが、高集積化に必須の多層構造を可能にしています。
3. 先端デバイス構造の形成
CMPは、トランジスタの構造自体を微細化・立体化する最新技術にも不可欠です。
| 応用技術 | CMPの役割 |
| ダマシン法（金属配線形成） | 絶縁膜に掘った溝（トレンチ）全体に銅（Cu）などの金属を埋め込んだ後、余分な金属をCMPで完全に削り取り、溝の中の配線のみを残します。高密度な銅配線に不可欠です。 |
| STI（浅いトレンチ分離） | トランジスタ間の分離に必要な絶縁膜を埋め込んだ後、CMPで絶縁膜の余分な部分を除去し、表面を平坦化します。 |
| RMG（置き換え金属ゲート） | FinFETやGAAFETにおいて、仮のゲート材料を除去し、高性能な金属ゲート材料を埋め込む際に、余分な金属を正確に除去するためにCMPが用いられます。 |
| 3D積層 (3D IC/CFET) | ウェハ同士を垂直に接合する際、接合面の原子レベルの平滑性が不可欠です。CMPは、ウェハの接合面や積層型トランジスタ（CFET）の層間を極めて高精度に平坦化します。 |
CMPの動作原理
CMPは、その名の通り化学的作用と機械的作用を組み合わせた研磨技術です。
-
化学的作用: スラリー（研磨液）に含まれる化学薬品がウェハ表面の材料と反応し、研磨しやすい軟らかい変質層を形成します。
-
機械的作用: 研磨パッドとスラリー内の微細な砥粒がウェハ表面を機械的に摩擦し、この変質層を均一に除去します。
この相乗効果により、単なる研磨では不可能なナノレベルでの高精度な平坦化が実現されています。
