短チャネル効果（Short-Channel Effect: SCE）とサブスレッショルドリーク（Subthreshold Leakage）は、MOSFET（金属酸化膜半導体電界効果トランジスタ）の微細化に伴って発生する、デバイス特性の劣化に関わる重要な課題です。
1. 短チャネル効果（SCE）の概要
短チャネル効果は、トランジスタのチャネル長（ゲート長）が非常に短くなったときに、ゲート電極がチャネル電流を完全に制御できなくなる現象の総称です。
メカニズム
通常の長いチャネルのトランジスタでは、ゲート電極がチャネル領域全体の電位を制御しています。しかし、チャネル長が短くなると、以下の要因でチャネルの制御が妨げられます。
-
ドレインによるチャネル制御: ソース・ドレイン間の距離が短くなることで、ドレイン電極の電界がチャネル領域のソース側にまで影響を及ぼすようになります。これにより、ドレイン電圧（VDS）の上昇とともに閾値電圧（Vth）が低下します（DIBL: Drain-Induced Barrier Lowering）。
-
パンチスルー（Punch-Through）: ソースとドレインの空乏層がチャネル中央で接触し、ゲート電圧に関係なくソースからドレインへ電流が流れやすくなります。
影響
-
閾値電圧の変動: VDSによってVthが大きく変動し、回路設計が難しくなります。
-
オフ電流の増大:Vthの低下により、トランジスタのオフ状態（VGS=0）での漏れ電流が増加し、消費電力が増えます。
2. サブスレッショルドリーク（Subthreshold Leakage）
サブスレッショルドリークは、トランジスタをオフにするためにゲート電圧（VGS）が閾値電圧（Vth）よりも低い状態で印加されているにもかかわらず、ソースからドレインへ流れてしまう微小な漏れ電流のことです。これは、SCEによる影響の一つでもあります。
メカニズム
$V_{\text{GS}} < V_{\text{th}}$ のとき、チャネルには反転層が形成されず、理想的には電流は流れません。しかし、実際にはキャリア（電子）が熱エネルギーによってソース側の障壁を乗り越えて拡散することで、指数関数的に微小な電流が流れます。
この電流は、サブスレッショルドスイング（SS: Subthreshold Swing）という指標でその制御の良さが評価されます。理想的なSSは60mV/decade（ゲート電圧を60mV変えるごとに電流が1桁変化する）ですが、SCEの影響などによりこの値が悪化します。
影響
-
待機時消費電力の増大: トランジスタの数が増え、ほとんどのトランジスタがオフ状態（待機状態）にある現代のLSIでは、サブスレッショルドリークが全体の消費電力の主要因となるため、大きな問題となります。
3. SCEとサブスレッショルドリークの対策
これらの問題を克服し、微細化を進めるために、トランジスタ構造は平面型から立体構造へと進化してきました。
| 構造 | 対策原理 |
| FinFET | チャネルをフィン状に立て、ゲートで3面を囲むことで、ゲートのチャネルに対する制御力（静電制御）を強化し、DIBLやサブスレッショルドリークを抑制。 |
| GAA (Gate-All-Around) | ゲートがチャネルを全周（4面）から囲むことで、FinFETよりもさらに高い静電制御性を実現し、極限の微細化（3 nmノード以下）に対応。 |
| FD-SOI | 超薄膜のSi層をチャネルに用い、その下層を絶縁膜で完全に空乏化させる（完全空乏化）ことで、チャネルの制御性を高め、SCEを抑制。 |
| 高$\kappa$ゲート絶縁膜 |
ゲート絶縁膜の比誘電率（κ）を上げることで、ゲート容量を増やし、ゲート電界の影響を強化してチャネル制御を改善。 |
