チップ貫通電極 (TSV: Through Silicon Via) | T&Mコーポレーション株式会社

チップ貫通電極（TSV: Through Silicon Via）は、半導体チップを垂直方向に接続するための技術であり、3次元積層（3D Integration）において不可欠な要素です。

これは、チップのシリコン基板を垂直に貫通する電極（ビア）のことで、従来のチップ端部での配線やワイヤーボンディングに代わる、高性能な接続手段を提供します。

1. TSVの構造と機能 🏗️

TSVは、以下のような構造と機能を持っています。

項目	詳細
構造	Siウェハまたはチップを貫通して形成された、銅（Cu）などの導電性材料で埋められた垂直な穴（ビア）。周囲は酸化膜などの絶縁層で覆われます。
機能	上下に積層されたチップ（または、チップとインターポーザー）間で、電気信号を垂直かつ最短距離で伝達します。
プロセス	主に、回路形成後にウェハを薄化し、裏面から穴を開けて電極を埋め込むTSV-lastプロセスや、回路形成前にTSVを先に作るTSV-firstプロセスなどがあります。

TSVは、従来の2次元的なチップ実装技術と比較して、以下の大きなメリットをもたらします。

メリット	従来の配線技術（ワイヤーボンディングなど）との比較
超短配線化	接続経路がチップを貫通する垂直方向になるため、配線長が劇的に短縮されます（たかだか数十 μ $\mu\text{m}$ ）。
低遅延・低消費電力	配線長が短いことで、信号伝送に伴う寄生容量や抵抗が大幅に減少し、信号の遅延が最小化され、結果として消費電力も低減されます。
高密度化	TSVを微細なピッチ（間隔）で高密度に配置できるため、チップ間のI/O端子数（接続密度）が飛躍的に向上します。
高性能・高機能	広帯域化が可能となり、CPUとHBM（High Bandwidth Memory：DRAM $を$ TSVで積層したもの）など、異なる機能を持つチップのヘテロジニアス（異種）集積を可能にします。

TSVは、現在以下の先端半導体製品で広く活用されています。

HBM（High Bandwidth Memory）: DRAM $チップを多数（8〜12層など）垂直に積層し、$ で接続することで、データ転送速度を大幅に向上させたメモリ。
3次元積層CMOSイメージセンサ: イメージセンサの画素部と信号処理回路を別チップとして積層し、TSVで接続することで、高性能化・多機能化を実現。
$\text{Co-Packaged Optics (CPO)}$ : 電子チップ（ $\text{CPU/GPU}$ ）と光チップ（フォトニクス）をパッケージ内で集積する際にも、TSVが電力供給や制御信号の接続に使われます。