6.5kV Full-SiCモジュールの内部レイアウト

三菱電機や日立製作所が手がける 6.5kV Full-SiCパワーモジュール（主にHV100やXHPといった大容量標準パッケージ規格） の内部レイアウトは、1200V級のEV用モジュールとは全く異なる次元の物理的制約（超高耐圧・超高速スイッチング）をクリアするために設計されています。

6.5kV Full-SiCモジュールの内部を開けた際、どのようなレイアウト（構造）になっており、それぞれにどういった高周波・高圧対策が施されているのかを解説します。

1. 6.5kV Full-SiCモジュールの全体内部レイアウト

標準的なハーフブリッジ（2in1）構成の6.5kVモジュールは、大電流を流すために、内部が複数の小さな「サブモジュール（セル）」に分割され、それらが並列接続されたマトリクス状のレイアウトになっています。

① 絶縁セラミック基板（AMB-Si3N4）の配置

ベースプレート（最下層の銅板）の上には、数枚に分割された窒化ケイ素（Si₃N₄）高強度セラミック基板が配置されています。

• レイアウトの特徴： 1枚の大きな基板にせず分割する理由は、熱膨張差によるクラックを防ぐため（熱サイクル寿命の向上）と、電界を分散させるためです。

• 電界緩和（沿面距離）の工夫： 6.5kVもの高電圧がかかるため、銅パターン（回路レイアウト）の端部は基板の外周から大きく内側にオフセット（絶縁距離を確保）されています。さらに、銅パターンのエッジにはシミュレーションに基づいた曲率（アール）がつけられ、電界集中による部分放電（PD）を根絶しています。

② SiC MOSFETダイとSBDダイのペア・マトリクス

各サブモジュール上には、SiC MOSFETチップとSiC SBD（ショットキーバリアダイオード）チップが、チェス盤のように交互、あるいは近接して並列に等間隔で配置されています。

• 熱分散のための等間隔レイアウト： SiCはシリコンIGBTに比べてチップサイズが小さいため、局所的に発熱が集中（熱点：ホットスポット）しやすくなります。これを防ぐため、チップ間の距離は熱干渉を起こさない最適なピッチで計算・配置されています。

• 寄生パラメータの均等化： 複数のチップが並列動作するため、特定のチップに電流が集中（電流不均衡）すると瞬間破壊につながります。そのため、中央のチップも端のチップも、メイン端子までの距離（配線インダクタンス）が完全に等価になるよう、点対称あるいは線対称のミラーレイアウトが徹底されています。

2. 高周波・ノイズ（EMC）を制する内部配線トポロジ

6.5kV Full-SiCモジュールの内部レイアウトを特徴づけるのが、上層を走る配線（バスバーおよびワイヤ）の立体構造です。

① 積層（積層型）内部バスバー構造

• レイアウト： 主端子のプラス（P）ラインとマイナス（N）ラインの銅プレートが、薄い絶縁フィルムを挟んで完全に「背中合わせ（オーバーラップ）」の状態で積層され、モジュール内部の各サブモジュールまで伸びています。

• 効果： P ラインと N ラインに流れる高周波電流の向きが逆になるため、磁界が互いに打ち消し合い、モジュール内部の浮遊インダクタンスを10nH以下へと劇的に低減します。これにより、6.5kVを高速スイッチングした際の L ・ di/dt サージを抑制します。

② ゲート駆動回路の同軸・対称レイアウト

• レイアウト： メインの主電流（数十〜数百A）が流れるパワーパターンから、微繊細なゲート（G）およびソースセンス（Ss）の信号ラインが完全に分離され、可能な限り直交するか、あるいは平行に寄り添うようにレイアウトされています。

• 効果： 主回路の急峻な di/dt が発生させる磁束が、ゲートのループ（輪）を貫通してノイズ（誘起電圧）を生じさせないよう、ゲート配線のループ面積は極限までゼロに近づけられています（ツイストペア線や積層基板の思想をモジュール内部で実現）。

③ ワイヤボンドからシンタリングへの移行

• レイアウト： 従来のアルミ太線ワイヤボンドを廃止し、チップ表面に直接銅のリジッドなリードフレームを接合する（ダイレクト・リード・ボンディング：DLB）や、銀（Ag）シンタリング（焼結）層による両面冷却・面接合レイアウトが最新の6.5kVモジュールでは採用されています。

• 効果： ワイヤの寄生インダクタンスを排除すると同時に、チップ上面からも熱を逃がせるため、電力密度をさらに引き上げることができます。

3. 内部レイアウトから見た設計・計測へのフィードバック

この精密な内部レイアウトを理解することは、インバータを設計し、外部から計測する際の重要な指針となります。

• 「見えないLC共振器」の存在：

  モジュール内部は、窒化ケイ素基板が構成する寄生容量（数十〜数百pF）と、積層バスバーやワイヤの微小インダクタンス（数nH）によって、高周波のLC共振回路が形成されています。

• 実機計測での注意点：

  6.5kVモジュールの外部端子（$P, N, U$端子）で Micsig SigOFIT などの光アイソレーションプローブを用いてどれだけ綺麗な波形を観測できていたとしても、この内部レイアウトの「チップ直上」では、数MHz〜数十MHzの激しいリンギング（過渡電圧ストレス）が実際に発生している可能性があります。

そのため、メーカー（三菱・日立等）の技術論文では、この内部レイアウトを完全に等価回路（SPICE浮遊マトリクスモデル）化し、アクティブ・ゲートドライブのシミュレーションと突き合わせることで、内部のチップが受ける「真の $dv/dt$」を推定する手法が標準となっています。