負のインダクタンスでコンデンサーのESLを打ち消す

積層セラミックコンデンサ（MLCC）の高性能化において、寄生インダクタンス（ESL）の相殺は、RFSoCなどの高速デジタル回路や高周波電源設計における「聖杯」の一つです。

理論上、「負のインダクタンス（Negative Inductance）」を生成して直列のESLを打ち消すことができれば、コンデンサのインピーダンスは理論的な下限（ESRのみ）に到達し、超広帯域なデカップリングが可能になります。

これを実現するための主な手法と、実用上のアプローチを解説します。

1. アクティブ回路による負のインダクタンス（NIC）

負性インピーダンス変換器（NIC: Negative Impedance Converter）を用いる手法です。

• 原理: オペアンプやトランジスタを用いたアクティブ回路を構成し、インダクタをフィードバックループに組み込むことで、入力側から見てインピーダンスが -jωL となる特性を作り出します。

• ESL打ち消し: コンデンサのESL（+jωL_esl）に対して、この負のインダクタンスを直列または並列に機能させることで、リアクタンス成分をゼロに近づけます。

• 課題: 高周波（GHz帯）での動作には非常に高速な能動素子が必要であり、回路の安定性（発振リスク）や消費電力、ノイズが大きな障壁となります。

2. 相互インダクタンスを用いた受動的な打ち消し（磁気結合）

実用的な回路設計において最も多用される「負のインダクタンス成分」の作り方です。2つの電流経路の相互インダクタンス（M）を利用します。

相互インダクタンスの活用

2つのインダクタ L1, L2 が逆向きの磁束を生むように結合している場合、合成インダクタンス Ltotal は以下のようになります。

ここで、2M の項が「負のインダクタンス」として機能し、全体の値を押し下げます。

具体的な実装例：相互結合デカップリング

• 電流の相殺: 隣接するコンデンサに逆方向の電流が流れるようにレイアウトします。磁界が互いに打ち消し合うことで、実効的なESLが低下します。

• 3端子コンデンサ: 内部構造で電流を分岐・相殺させることで、デバイス単体で極めて低いESLを実現しています。

3. FPGA/RFSoC パッケージ内での実装：埋め込みインダクタ

RFSoCのような高度なデバイスでは、パッケージ基板（Substrate）のレベルでこの「負の結合」を設計に組み込んでいます。

• 電源ピン配線: VDDとGNDのビアを極限まで近づけ、逆方向に電流を流すことで配線インダクタンスを相殺します。

• オンチップ/オンパッケージ・キャパシタ: MLCCをチップの直下に配置し、パッケージ内の配線インダクタンスを「負の相互インダクタンス」が得られるようなジオメトリで設計することで、チップ端でのインピーダンスを最小化します。

4. 負のインダクタンスによる「自己共振周波数（SRF）」の消失

通常、コンデンサのインピーダンスはSRFを境に「容量性」から「誘導性」へと反転します。

1. ESLが残っている場合: SRF付近でインピーダンスが最小になり、それ以上の周波数ではインピーダンスが上昇してノイズ除去能力を失います。

2. 負のインダクタンスで打ち消した場合: 誘導性への反転が抑制（あるいは高周波側へシフト）されるため、インピーダンスが低い状態をより広い帯域で維持できるようになります。

技術的な留意点

負のインダクタンスによる打ち消しを行う際、以下の点に注意が必要です。

• 完全な打ち消しの難しさ: ESLは周波数や温度によって微妙に変化するため、完全にゼロに固定することは困難です。

• 過補償: 負の成分が勝ちすぎると、回路全体が誘導性から別の不安定な挙動（あるいは低周波での不要な共振）を示すことがあります。

• ESRの影響: ESLを打ち消せても、ESR（等価直列抵抗）は残ります。超広帯域デカップリングでは、低ESL化と同時に、適切なQ値を維持するためのESRコントロールも重要になります。

EMC設計の観点では、この「相互インダクタンスによる打ち消し」を考慮した基板レイアウト（ループ面積の最小化と磁束相殺）が、最もコストパフォーマンスの高いノイズ対策となります。