4F2（フォーエフスクエア）は、半導体メモリセルにおいて理論上可能な最小の面積を示す指標であり、特にDRAM（Dynamic Random Access Memory）の超高密度化を象徴する用語です。
この表記は、メモリセルの面積を最小加工寸法（Feature Size, F）の2乗を単位として表します。
4F2の意味と重要性 📐
1. 最小加工寸法 (F)
-
Fは、製造プロセスが実現できる最小の線幅（例えば、配線の最小幅やトランジスタのゲート長）を指し、微細化のレベルを表します（例：10 nmノードでは F ≈ 10 nm）。
2. 4F2の面積
-
セルの面積が 4F2 であるということは、そのセルが縦 2F X 横 2F の領域に収まっていることを意味します。
-
これは、1つのトランジスタと1つのキャパシタで構成されるDRAM1T1C）において、技術的に実現可能な最も小さな面積とされています。
3. DRAMセル面積の比較
従来のDRAMセル面積は、トランジスタとキャパシタを水平に配置する制約から、通常6F2が用いられてきました。
| 構造タイプ | セル面積 (F) | 特徴 |
| 従来型DRAM | 6F2 | 平面配置が基本で、セル間の間隔やコンタクトに多くの領域が必要。 |
| 超高密度DRAM | 4F2 | トランジスタとキャパシタを立体的に配置することで実現される理論的最小面積。 |
4F2の実現技術：立体構造化 🏗️
4F2レイアウトを実現するためには、トランジスタとキャパシタの三次元積層が不可欠であり、OCTRAM（酸化物半導体チャネルトランジスタDRAM）のような縦型構造が鍵となります。
縦型構造による面積削減
-
トランジスタの縦型化: 従来の水平トランジスタの代わりに、縦型のInGaZnO（酸化物半導体）トランジスタを採用します。
-
キャパシタ1stプロセス: データ保存用のキャパシタをまず基板上に形成し、その上部に縦型トランジスタを積層します。
-
セルの再構成: トランジスタとキャパシタを水平に並べる必要がなくなり、セル面積の大部分を占めていたコンタクト領域を縮小できます。これにより、セル全体を 4F2 という超高密度な領域に収めることが可能になります。
4F2 は、DRAM単位面積あたりの集積度（ビット密度）を6F2 の構造に比べて約1.5倍向上させ、AIやサーバーなどの大容量メモリが求められる用途において、低コストで高性能なメモリを実現するブレイクスルーと期待されています。
