GaN（窒化ガリウム）パワーデバイスは、Si（シリコン）に比べて高速スイッチングが可能でオン抵抗も低いため、電力変換効率を大幅に改善できると期待されています。しかし、その高速なスイッチング性能ゆえに、回路内の寄生インダクタンスが性能を制限する主な要因となります。この寄生インダクタンスを低減することが、GaNデバイスの電力変換効率を向上させる上で極めて重要です。
寄生インダクタンスが効率に与える影響
寄生インダクタンスは、回路の配線やパッケージに含まれる不要なインダクタンス成分です。GaNデバイスはスイッチング速度が速いため、電流の変化率（di/dt）が非常に大きくなります。この大きなdi/dtが寄生インダクタンス()にかかると、$$V = -L_{p} \frac{di}{dt}$$の式に基づき、大きなサージ電圧を発生させます。
このサージ電圧が引き起こす問題は以下の通りです。
-
スイッチング損失の増加: ターンオン時やターンオフ時に発生するサージ電圧は、スイッチング損失を増大させます。これは、電圧と電流の積がゼロでない時間が増えるためです。
-
過電圧による素子破壊: サージ電圧がデバイスの耐圧を超えると、破壊につながる可能性があります。
-
誤動作やEMI（電磁干渉）の発生: サージ電圧やリンギング（振動）は、ゲートドライバの誤動作を引き起こしたり、電磁ノイズを発生させたりする原因となります。
寄生インダクタンスの低減方法
GaNの電力変換効率を向上させるには、デバイス、パッケージ、基板設計の各レベルで寄生インダクタンスを徹底的に低減する必要があります。
1. パッケージレベルでの低減
デバイスパッケージのインダクタンスを最小限に抑えることが第一歩です。
-
フリップチップ/LGA（Land Grid Array）パッケージ: 従来のワイヤーボンディングに比べて、リード長が短く、インダクタンスを大幅に低減できます。GaNデバイスは、この種のパッケージが主流です。
-
ゲートドライバの統合: GaN FETとゲートドライバを同一パッケージに統合することで、ゲート駆動ループのインダクタンスを最小化し、スイッチング性能を最適化できます。
2. 基板（PCB）レベルでの低減
基板のレイアウトは、電力変換効率に最も大きな影響を与えます。
-
パワーループとゲートドライバループの最小化: スイッチング電流が流れるパワーループ（入出力コンデンサからGaN FETを介して負荷に至る経路）と、ゲートを駆動するゲートドライバループの面積を可能な限り小さくします。
-
ワイドな配線: 配線幅を広くし、ベタグラウンド層を設けることで、インダクタンスを低減し、熱放散性も向上させます。
-
ビアの活用: 複数列のビア（Via）を使って高周波ループの経路長を短くしたり、同期整流用GaN FETの下にビアを配置して導通損失を低減したりします。
3. 回路設計レベルでの低減
-
デッドタイムの最小化: ハーフブリッジ回路などでは、上側と下側のスイッチが同時にオンになるのを防ぐためにデッドタイムを設けますが、この時間が長すぎると導通損失が増加します。寄生インダクタンスが低減されると、過電圧や誤動作のリスクが減るため、デッドタイムを最小化でき、効率が向上します。
