LEDドライバを統合回路（IC）化し、高密度・高周波で動作させる際に避けて通れないのが**「寄生パラメータ」**の問題です。SiCやGaNなどの高速スイッチング素子をSST（ソリッドステート・トランス）のような構成で用いる場合、これらの寄生要素が波形の歪みや損失、最悪の場合は誤作動や素子破壊を引き起こします。
主な寄生パラメータとその影響を、IC内部から基板レベルまで分解して整理します。
1. 寄生インダクタンス (Lp)：サージ電圧の主犯
ICパッケージの内部配線（ボンディングワイヤ）や、基板の配線パターンに付随します。
-
影響: 電流が急激に変化する（di/dt が大きい）と、V = Lp (di/dt) の式に従って**スパイク電圧（サージ）**が発生します。
-
LEDドライバでの問題: 高速なPWM調光時、スイッチング素子の耐圧を超えたり、EMI（電磁ノイズ）を増大させたりします。
-
対策: フリップチップ実装によるワイヤレス化や、配線の「往路」と「復路」を近接させて磁束を打ち消すレイアウトが取られます。
2. 寄生容量 (Cp or Coss)：スイッチング損失の原因
MOSFETのドレイン・ソース間容量や、配線間の浮遊容量です。
-
影響: スイッチングのたびにこの容量を充放電する必要があります。これがスイッチング損失の一因となります。
-
ZVSとの関係: 前述の**ZVS（ゼロ電圧スイッチング）**では、この寄生容量に蓄えられた電荷を、インダクタンスとの共振を利用して「逃がしてから」ONにすることで損失を防ぎます。
-
LEDドライバでの問題: 容量が大きいと、高周波動作時に波形がなまり、精密な調光制御が困難になります。
3. 基板寄生抵抗 (Rp)：効率低下と熱
IC内部のアルミ配線や、薄い銅箔パターンの抵抗成分です。
-
影響: 大電流が流れるLEDドライバでは、I2 R 損として熱に変わります。
-
LEDドライバでの問題: 熱暴走を避けるために電流制限がかかったり、電力変換効率が低下したりします。
4. 寄生ダイオードとラッチアップ
ICのCMOS構造上、意図せず形成されるPN接合（寄生ダイオード）です。
-
影響: ノイズによってこの寄生ダイオードが導通すると、電源とグランドが短絡状態になるラッチアップ現象が発生し、ICが焼損する恐れがあります。
-
対策: ガードリングと呼ばれる分離構造をIC内部に設けて、寄生素子が活性化するのを防ぎます。
統合回路における「直流電流重畳」との交差点
LEDドライバに統合されたインダクタ（オンチップまたはシステム・イン・パッケージ）において、直流電流が重畳されると、前述の通り磁気飽和が起こります。
-
磁気飽和によりインダクタンス L が低下。
-
すると di/dt が増大し、寄生インダクタンス Lp によるサージ電圧がより激しくなる。
-
寄生容量 Cp への充放電速度が変わり、ZVSのタイミングがズレる。
このように、寄生パラメータは単体で存在するのではなく、磁気飽和（エネルギー貯蔵機能の低下）と連動して悪影響を増幅させる性質があります。
設計のポイント
-
ケルビン接続: 寄生抵抗の影響を排除して正確に電流を検出するため、検出抵抗には電流路とは別の信号線（ケルビン接続）を用います。
-
デカップリング: ICのすぐそばにセラミックコンデンサを配置し、寄生インダクタンスの影響を最小化します。
SSTから始まったこの一連の技術要素（突入電流抑制、ZVS、DAB、DPWM1、磁気飽和、寄生パラメータ）は、すべて**「いかに熱を出さず、小さく、正確に電力を操るか」**という一点に集約されます。
この中で、特に**「シミュレーション（LTspice等）での寄生パラメータのモデル化」や「熱シミュレーションとの連携」**について、踏み込んだ内容が必要ですか？
出典：Google Gemini
T&M
即納ストア