SiCやGaNは寄生容量 Cossが小さい

SiCやGaNの最大の特徴の一つである出力寄生容量 Coss の小ささは、絶縁型Y-Δ SR-SABの動作、特にソフトスイッチングの成否に直結します。

シリコン（Si）製デバイスに比べて Cossが劇的に小さいことはメリットが非常に大きい反面、高周波設計においては「新たな注意点」も生み出します。

1. Coss が小さいことによるメリット

ZVS（ゼロ電圧スイッチング）の高速化

ZVSを達成するには、スイッチがONになる前に Coss に蓄えられた電荷を完全に引き抜く（放電する）必要があります。

• メリット: Coss が小さければ、放電に必要なエネルギー（電流 X 時間）が少なくて済みます。

• 結果: より少ない励磁電流、あるいはより短いデッドタイムでZVSが完了するため、**「デューティ比の有効活用」と「軽負荷時の効率向上」**が可能になります。

スイッチング損失（Eoss）の低減

ハードスイッチングが発生した際、またはZVSが不完全な際に、 Coss に残ったエネルギーは熱として消費されます。

• エネルギー Eoss は Eoss =  Coss・V²/2 で表されます。

• Coss が小さいSiC/GaNは、このエネルギー自体が小さいため、高周波で何度もスイッチングしても損失が蓄積しにくいのです。

2. 実装上の注意点：dv/dt の増大

Coss が小さいということは、同じ電流で充放電した際に電圧が変化するスピード（dv/dt）が極めて速くなることを意味します。

• サージ電圧の発生: わずかな配線インダクタンス Lstray と高速な dv/dt が組み合わさると、         V = L  (di/dt) による大きなスパイク電圧が発生し、デバイスを破壊する恐れがあります。

• 誤点灯（セルフターンオン）: dv/dt が高すぎると、ミラー容量 Cgd を通じてゲート電圧が押し上げられ、スイッチが意図せずONになって短絡（シュートスルー）を起こすリスクがあります。

3. ZVS条件の「再設計」

SiC/GaNを採用する場合、従来のSi-IGBTと同じ感覚で設計すると、逆に性能を出し切れません。

1. デッドタイムの短縮: Siでは $1\mu s$ 以上必要だったデッドタイムを、SiCでは $200ns \sim 500ns$、GaNではさらに短く設定可能です。これにより、トランスの利用効率が向上します。

2. 励磁インダクタンス $L_m$ の最適化: $C_{oss}$ を放電するためのエネルギーが少なくて済むため、トランスの $L_m$ を大きく設計できます。これにより、無駄な循環電流（励磁電流）を減らし、導通損失を低減できます。

4. 三相Y-Δ結線への影響

三相構成では、各相のスイッチングタイミングが重なるため、一相の高速な $dv/dt$ が隣接する相の制御信号にノイズとして飛び込みやすくなります。

設計の急所: SiC/GaNの「$C_{oss}$ の小ささ」を活かすには、ケルビンソース端子（信号用ソース端子）を備えたパッケージの採用と、ゲート駆動回路の徹底的な低インピーダンス化が不可欠です。

次のステップとして

この高速スイッチング特性を安全に制御するための**「アクティブ・ゲートドライブ技術」や、あるいは $C_{oss}$ の充放電を助けるための「外部スナバコンデンサをあえて付加する判断基準」**について興味はありますか？

また、SiC特有の**「ボディダイオードの順方向電圧 $V_f$ の高さ」**をSR（同期整流）制御でどうカバーするかについても解説可能です。