CMP(化学的機械研磨)は、半導体製造の「前工程の前半(FEOL)」と「前工程の後半(BEOL)」の両方で不可欠ですが、その目的と削る対象が大きく異なります。
一言で言えば、FEOL CMPは「トランジスタ(素子)を作るための土台作り」であり、BEOL CMPは「多層配線をつなぐための平坦化」です。
1. FEOLにおけるCMP (Front End Of Line)
FEOLはシリコンウェハ上にトランジスタそのものを形成する段階です。ここでのCMPは、極めて高い精度と、デバイス特性を左右する「汚れ(汚染)」への厳格な管理が求められます。
主な目的: 素子分離構造(STI)の形成や、ゲートの高さの均一化。
代表的なプロセス:
STI-CMP (Shallow Trench Isolation): トランジスタ間に掘った溝に絶縁膜を埋め、余分な膜を削って平坦にします。これにより、隣り合うトランジスタが電気的に混ざらないようにします。
ゲート形成用CMP: メタルゲートなどを形成する際、余分な金属(タングステン等)を削り取り、高さを揃えます。
特徴: * セリア(酸化セリウム)などのスラリーがよく使われます。
トランジスタの性能に直結するため、ナノレベルの平坦度が求められます。
2. BEOLにおけるCMP (Back End Of Line)
BEOLは、完成したトランジスタ同士を金属の線でつなぐ配線工程です。現代のチップは配線が10層以上に重なるため、各層を「真っ平ら」にしないと、上の層を重ねることができません。
主な目的: 多層配線を実現するための層間絶縁膜(ILD)の平坦化、およびメタル配線の形成。
代表的なプロセス:
銅ダマシンCMP (Cu-CMP): 絶縁膜に掘った溝に銅を埋め込み、表面の余分な銅を削ります。
層間絶縁膜 (ILD) CMP: 配線層の上に積んだ絶縁膜の凹凸を平坦化します。
特徴:
シリカ(二酸化ケイ素)スラリーなどが主流です。
銅(Cu)を扱うため、酸化剤や腐食防止剤を含む複雑な化学反応を利用します。
3. FEOL CMPとBEOL CMPの比較
項目 | FEOL CMP | BEOL CMP |
主な対象材料 | 酸化膜(SiO2)、窒化膜、ポリシリコン | 銅(Cu)、層間絶縁膜(低誘電率膜) |
役割 | 素子分離(STI)、ゲート形成 | 多層配線の平坦化、銅配線形成 |
難易度 | トランジスタ特性への影響が大 | 多層化に伴う「累積の平坦度」の維持 |
汚染管理 | 極めて厳しい(金属汚染厳禁) | 比較的緩和されるが、銅の拡散に注意 |
4. 最新トレンド:MEOLと裏面CMP
最近の微細化プロセスでは、FEOLとBEOLを繋ぐ「MEOL(Middle End Of Line)」でのコンタクト形成CMPや、「裏面電源供給」のためのウェハ裏面を削るCMPも非常に重要になっています。
FEOL/MEOL/BEOLの詳細な解説動画
この動画では、半導体製造におけるFEOL、MEOL、BEOLの各工程が物理的な構造としてどのように積み上がっていくのか、全体像を分かりやすく解説しています。
PR:
PR:
お礼、
T&Mコーポレーションは設立5年弱ですが着実に業績を伸ばしており、
オフィスを港区芝(最寄り駅浜松町)に移転、スペースも拡大いたしました。
有名ブランドメーカーが値上げをする中、(110GHz VNAでは1億円超え)
弊社では若干の値下げをさせていただきました。(110GHz VNA、Ceyear社製は5000万円以下です。)
弊社、取扱メーカー各社は電子計測器業界の「ゲームチェンジャー」として、高性能/高信頼/低価格/短納期を武器にお客様のご予算を最大限生かす製品をご提案させていただいております。





















