CFET（相補型FET）｜用語集｜T&Mコーポレーション

CFET（Complementary FET：相補型FET）は、ナノシートFETのさらに次、おそらく「サブ1nm（オングストローム）世代」で本命視されている究極のトランジスタ構造です。

これまでは平面上に横に並べていた「n型トランジスタ」と「p型トランジスタ」を、垂直に積み重ねる（3Dスタック）ことで、チップの面積効率を物理的に2倍近くに高める技術です。

1. CFETの基本構造

現在のナノシートFETまでは、n型（NMOS）とp型（PMOS）を横に並べて配置していました。これに対し、CFETは以下の構造をとります。

垂直積層: n型ナノシートの上にp型ナノシート（またはその逆）を直接積み重ねます。
共有ゲート: 1つの垂直なゲート電極で、上下のn型とp型両方のチャネルを同時に制御します。
フットプリントの削減: 平面的な面積は1つ分で済むため、スタンダードセルの面積を劇的に（理論上約50%）縮小可能です。

2. なぜCFETが必要なのか？

微細化が限界に達し、ナノシートFETですらスタンダードセルの小型化（Track Scaling）が限界を迎えつつあるからです。

セルの高さ限界: ゲートや配線を配置するための物理的スペースが足りず、これ以上横方向に詰められなくなっています。
寄生抵抗と容量の限界: 線を細くする微細化は、配線抵抗の増大を招きます。CFETのように「垂直に積む」ことで、配線距離を短縮し、RC遅延を抑制する狙いがあります。
PPAの継続: 高NA EUVによる露光限界（解像度）に頼るだけでなく、「3次元的な形状の工夫」によってムーアの法則を維持しようとしています。

3. 製造上の極めて高いハードル

CFETは「デバイス構造の革命」ですが、製造現場にとっては「悪夢のような難易度」を伴います。

超高アスペクト比のエッチング: 上下のトランジスタを貫通する深い穴や溝を、ナノメートル精度で掘る必要があります。
複雑なコンタクト（接続）: 上層と下層のトランジスタに対して、それぞれ個別に配線を繋ぎ込む「中間配線層」を非常に狭いスペースで作らなければなりません。
熱収支の不一致: 下層のトランジスタを作った後、その熱履歴を維持したまま上層を形成する必要があり、製造プロセスの温度管理が極めてシビアになります。

4. 導入ロードマップ（2026年現在の視点）

研究開発: imec（ベルギー）や各主要メーカー（Intel, TSMC, Samsung）は、既にCFETのプロトタイプを実証済みです。
実用化時期: 2026年現在は、ナノシートFETの第2世代や裏面電源供給（BSPDN）の導入期にあります。CFETの本格導入は、その先の「A7（0.7nm）」や「A5（0.5nm）」世代、2020年代後半から2030年頃になると予想されています。

RFエンジニア視点での技術的解釈

CFETをRFやアナログの視点で見ると、これは「究極の3D IC」をトランジスタ単体レベルで実現するものです。

上下に積層されることでNMOSとPMOS間の距離が極限まで短くなるため、寄生インダクタンスや配線遅延が最小化されます。これは、テラヘルツ（THz）帯に近い超高周波動作を目指す将来の通信チップや、極限の低遅延が求められるAIプロセッサにおいて、非常に有利な物理特性をもたらす可能性があります。

	SMM3000Xシリーズ高精度ソースメジャーユニット・表示桁数：6½桁（2,100,000カウント）・最大サンプリングレート：100,000ポイント/秒・プログラミング／測定の最小分解能：10 fA / 100 nV ・最大出力：±210 V / ±3.03 A（DC）/ ±10.5 A（パルス）・DC、パルス、スキャン、リスト出力に対応。最小パルス幅は50μs ・グラフ表示とデジタル表示を備えた5インチのタッチスクリーン・SMM3311X(1ch) / SMM3312X(2ch) ・価格：90万円～
・USB VNA
	SDS8000Aシリーズオシロスコープ特長と利点 4チャンネル + 外部トリガーチャンネルアナログチャンネル帯域幅：最大16GHz(8/13/16GHz) リアルタイムサンプリングレート：最大40GSa/s（全チャンネル同時） 12ビットADC 低ノイズフロア：16GHz帯域幅で176μVrms SPOテクノロジー・波形キャプチャレート：最大200,000フレーム/秒・ 256段階の波形輝度と色温度表示をサポート・最大2Gポイント/チャンネルのストレージ容量・デジタルトリガー
	SSG6M80Aシリーズマルチチャネル・コヒーレント・マイクロ波信号発生器主な特長・最大周波数 13.6 GHz/20 GHz ・出力周波数分解能最大0.001 Hz ・位相ノイズ < -136 dBc/Hz @ 1 GHz、オフセット 10 kHz（測定値）・コヒーレントモード、搬送周波数 = 10 GHz、周囲温度変動 ±2℃、観測時間 5時間、位相変動 < 1.5° ・チャンネル間の周波数、振幅、位相を個別に調整可能。単一デバイスチャンネル同期および複数デバイスチャンネル位相同期をサポート。位相メモリ機能搭載・アナログ変調、パルス変調（オプション）

	SSA6000A Series Signal Analyzer Main Features ・Measurement Frequency Range: 2 Hz ~ 50 GHz ・IQ Analysis Bandwidth: 1.2 GHz ・Real-time Spectrum Analysis Bandwidth: 400 MHz ・Phase Noise: -123 dBc/Hz @ 1 GHz, 10 kHz offset ・DANL: Less than -165 dBm/Hz ・Demodulation and analysis of signals from multiple mobile communication standards including 5G NR, LTE/LTE-A, WLAN, and IoT, as well as wireless connections.
	SNA6000A Series Vector Network Analyzer Key Features ・Frequency Range: 100 kHz ~ 50 GHz ・Dynamic Range: 135 dB ・IF Bandwidth Range: 1 Hz ~ 10 MHz ・Output Power Setting Range: -60 dBm ~ +20 dBm ・Supports 4-port (2-source) S-parameter measurements, differential (balanced) measurements, time-domain analysis, scalar mixer measurements, etc. ・Optional accessories include electronic calibration kits, switch matrix, and mechanical switches. ・AFR

お礼、

T&Mコーポレーションは設立5年ですが、おかげさまで業績を着実に伸ばしており、
オフィスを港区芝（最寄り駅浜松町）に移転し、スペースも拡大いたしました。
電子計測器業界の「ゲームチェンジャー」として、高性能/高信頼/低価格/短納期を武器に
T&Mコーポレーションはお客様のご予算を最大限生かす製品群をご提案させていただいております。