56Gbps PAM4のような超高速伝送では、基板の損失により受信端で「アイ(Eye)」が完全に閉じてしまいます。これを復元するために、FPGAのSerDes(トランシーバー)に搭載されたCTLEとDFEの調整が不可欠です。
1. CTLE (Continuous Time Linear Equalizer)
CTLEは、受信側の入り口で動作するアナログ線形フィルタです。基板(誘電体)の特性により減衰した高周波成分を増幅し、低周波成分とのバランスを整えます。
役割: 符号間干渉(ISI)を低減し、アイの「開き」を物理的に作り出す第1段階。
調整のポイント: * ピーキングゲイン: 高周波をどれだけ持ち上げるか。
DCゲイン: 低周波側のリファレンスレベル。
過剰に設定すると高周波ノイズも増幅されるため、波形に「オーバーシュート」が発生し、逆にエラーレート(BER)が悪化します。
2. DFE (Decision Feedback Equalizer)
DFEは、判定後のデータ(過去のビット)をフィードバックして、現在のビットに残留している干渉成分を打ち消す非線形デジタルフィルタです。
役割: CTLEで取りきれなかった反射や、複雑な損失(パッケージ内の寄生容量など)による歪みをピンポイントで除去します。
調整のポイント: * タップ(Tap)係数: 過去数ビット分(Tap 1, Tap 2...)の影響をどれだけ差し引くか。
PAM4の場合、NRZよりも判定しきい値が3つあるため、DFEの収束アルゴリズムは非常に複雑になります。
3. 調整のプロセス:アダプテーション
現代のハイエンドFPGA(VersalやAgilex等)では、手動設定ではなく「オートアダプテーション(自動最適化)」機能を使用するのが一般的です。
CTLE Adaptation: まずアナログ的な等化を行い、アイをある程度開かせます。
VGA (Variable Gain Amplifier): 信号の振幅を適切な範囲に収めます。
DFE Adaptation: デジタル等化で残りのISIを追い込みます。
評価指標
Internal Eye Scan: FPGA内部の機能(AMDのIBERTなど)を使用して、受信した信号のアイ・ダイアグラムを可視化します。
BER (Bit Error Rate): 最終的には、PRBSパターン(疑似ランダム信号)を流し、エラーが以下(またはFEC適用前の限界値以内)に収まっているかを確認します。
4. 28G/56G設計における注意点
FEC (Forward Error Correction): 56G PAM4では、イコライザだけでエラーをゼロにするのは困難です。RS-FECなどの誤り訂正を前提としたリンク設計を行います。
低損失基板の重要性: イコライザは万能ではありません。Megtron 7/8 などの低損失材を使用して「元の信号をできるだけ綺麗に残す」ことが、イコライザ調整の難易度を劇的に下げます。
現在、特定の評価ボード(VCU128など)でIBERTを使用したリンクテストを行われていますか?それとも、独自の基板設計に向けたシミュレーション(ADSやHyperLynx等)の段階でしょうか?
PR:
製品紹介:SIGLENT社
SAP4000PSIGLENT SAP4000P アクティブ・プローブ 4GHz、35V1,067,000円詳しく見るT&M 即納ストアで購入
パワーインテグリティ測定用シグレント・パワーレールプローブSAP4000P
SAP4000P パワーレール・プローブ, 4 GHz, オフセット電圧範囲:±24 V, ¥880,000
![]() | ![]() |
![]() | |
https://tm-co.co.jp/SAP4000P_UserManual
PR:
![]() ・USB VNA | ![]() |
![]() | SDS8000Aシリーズ オシロスコープ 特長と利点 |
![]() | SSG6M80Aシリーズ |
![]() | ![]() |
![]() | SSA6000A Series Signal Analyzer Main Features |
![]() | SNA6000A Series Vector Network Analyzer Key Features |
お礼、
T&Mコーポレーションは設立5年ですが、おかげさまで業績を着実に伸ばしており、
オフィスを港区芝(最寄り駅浜松町)に移転し、スペースも拡大いたしました。
電子計測器業界の「ゲームチェンジャー」として、高性能/高信頼/低価格/短納期を武器に
T&Mコーポレーションはお客様のご予算を最大限生かす製品群をご提案させていただいております。





















