MRAM混載（eMRAM）のPDK

パワースピン社がファウンドリ（半導体製造受託企業）やファブレス設計企業に向けて提供するPDK（Process Design Kit：プロセス開発キット）は、前述した「熱」や「エッチング（微細加工）」といった物理的・化学的な製造課題を、設計者が意識せずに回路設計できるように「ソフトウェアおよびデータのパッケージ」として標準化したものです。

一般的に、MRAM混載（eMRAM）のPDKにおいて、これらの課題は以下のような形でパッケージ化および抽象化されています。

1. サーマルバジェット（熱課題）の設計ルール化（DRCへの落とし込み）

MTJ（磁気トンネル接合）の熱劣化を防ぐため、PDK内のDRC（Design Rule Check）データに厳格な幾何学的・構造的制約が組み込まれます。

• ダミーパターンの自動挿入ルール：

  BEOLプロセスにおいて、局所的な熱の乱れや応力（ストレス）の集中を防ぐため、MTJ周辺に配置する「ダミー金属パターン」の密度や配置ルールがPDKに定義されています。これにより、製造時の熱処理（アニールなど）がウェハ全体に均一に伝わるようになります。

• 配線トポロジーの制限：

  MTJの直上や直下の配線層（Viaやメタル層）において、大電流が流れた際のジュール熱による局所的な温度上昇（自己発熱効果：Self-Heating Effect）をシミュレーションし、許容される最大電流密度（エレクトロマイグレーションおよび熱耐性）をLVS（Layout Versus Schematic）やDRCのルールとして自動判定します。

2. エッチング特性（加工・形状ばらつき）のモデル化とシミュレーション

エッチングの難しさから生じる「MTJの形状のテーパー（傾き）」や「サイズばらつき」は、電気的特性に直結します。PDKはこれをコンパクトモデル（SPICEモデル）に反映させています。

• 形状ばらつきの統計モデル（Monte Carloモデル）：

  エッチング時に生じる「ターゲット寸法からのズレ（CDばらつき）」や、側面の傾斜角のばらつきを統計データ化し、モンテカルロ・シミュレーションが実行できるようにパッケージ化しています。設計者は、製造ばらつきがあってもMRAMが正常に反転・保持できるか（歩留まり）を机上で検証できます。

• 再付着（ショート）リスクの回避ルール：

  エッチング屑の再付着によるショートを防ぐため、MTJ素子同士の最小間隔（ピッチ）や、隣接するロジック配線との距離が、ファウンドリの製造装置（イオンミリングやRIE）の限界性能に合わせて厳格にルール化されています。

3. マクロセル（IP）としての抽象化と「設計のブラックボックス化」

最も重要な標準化のアプローチは、ファブレス企業がMTJ単体を1から設計するのではなく、パワースピン社が検証済みの「メモリ・マクロ（IPコア）」としてパッケージ化して提供する点です。

• メモリ・コンパイラの提供：

  ユーザーが「容量（〇メガビット）」「ワード構成」「動作速度」などの仕様を入力すると、熱・エッチングの課題をすべてクリアした最適なレイアウト（GDSIIデータ）を自動生成する「メモリ・コンパイラ」をPDKの一部として提供します。

• 周辺回路（書き込み制御・センスアンプ）との一体化：

  熱や加工のばらつきによって、MTJの抵抗値（$R_P$ / $R_{AP}$）や書き込みに必要な臨界電流（$I_c$）は個体ごとに変動します。PDKには、この変動（TMR比のばらつき）を吸収できる高精度なセンスアンプや、書き込みパルス幅・電圧を動的に制御するインテリジェントなドライバ回路の設計データがあらかじめ統合されています。

4. ファウンドリの既存CMOSプロセス（シャトル）との適合性（ポータビリティ）

パワースピン社のPDKは、既存の主要ファウンドリ（TSMCやUMC、GlobalFoundriesなど）が提供する標準的なCMOSロジックのベースPDKの上に「MRAMオプション（アドオン）」として重ね書き（オーバーレイ）できる構造になっています。

• 最小限の追加マスク：

  既存のロジック・プロセスのBEOL（例えばMetal 4とMetal 5の間など）にMTJを挟み込む際、追加となるマスク枚数を最小限（一般的に3〜4枚程度）に抑える製造フローを標準化しています。これにより、ファウンドリ側は既存の製造ラインを大きく改変することなく、パワースピン社の技術を導入できます。

🛠️ まとめ

パワースピン社が提供するPDKは、「東北大CIESの300mmラインで得た生々しい製造限界（熱やエッチングの物理データ）」を数学的・幾何学的なルール（SPICEモデル、DRC、LVS）に翻訳し、設計ソフトウェア（CadenceやSynopsys等）で動くデータ一式にコンパイルしたものと言えます。

これがあるからこそ、ファブレス設計者は量子力学や磁性材料の知識がなくても、通常のシリコン半導体と同じ感覚で「超省電力なスピントロニクスLSI」を設計・製造委託できるようになります。

 

 

 

出典：Google Gemini (Gemini は AI であり、間違えることがあります。)

 

 

 

PR:Micsig 3rd Generation Optical Isolated Probe　～20ｋV

https://www.micsig.com/list/546