インバータの「アクティブゲートドライブによるノイズ低減シミュレーション」

インバータの設計、特に10kV超の超高耐圧SiC MOSFETやGaNデバイスを扱う上で、「アクティブ・ゲートドライブ（AGD）」によるノイズ（EMI）低減シミュレーションは、効率（スイッチング損失）とノイズ（dv/dt, di/dt）のトレードオフを打破するための最重要フェーズです。

このシミュレーションを精度高く実行し、実機に落とし込むための「回路トポロジ」「シミュレーションモデル」、および「ノイズ抑制のアルゴリズム」の本質を解説します。

1. なぜ「固定抵抗のシミュレーション」ではダメなのか？

従来のゲートドライバ（固定のゲート抵抗 $R_g$）を用いたSPICEシミュレーションでは、以下の「パワー半導体のジレンマ」に直面します。

• Rg を小さくする（高速駆動）： ターンオン/オフが速くなり損失（Eon, Eoff）は減るが、急峻な dv/dt （数万V/μs$）と寄生インダクタンスによって猛烈な電圧サージと高周波リンギング（ノイズ）が発生する。

• Rg を大きくする（低速駆動）： 波形がなだらかになりノイズは減るが、ミラープラトー（Miller Plateau）期間が延びてスイッチング損失が爆発的に増大し、SiCのメリットが消失する。

アクティブ・ゲートドライブは、「スイッチングの過渡期（わずか数十ナノ秒）の中で、ゲート駆動電流を動的に可変させる」ことで、このトレードオフを破ります。シミュレーションでは、この動的な挙動を忠実にモデル化する必要があります。

2. アクティブ・ゲートドライブのトポロジとシミュレーションモデル

シミュレーションを行う際、AGDの回路方式（トポロジ）は主に以下の2つのアプローチでモデル化されます。

① マルチステージ（デジタル・プログラマブル）駆動モデル

ゲート抵抗（または電流源）を複数並列に配置し、スイッチングの進行状況（時間またはゲート電圧 Vgs）に応じて高速FETスイッチで切り替える方式です。日立や京都大学などの研究でもよく見られる方式です。

• シミュレーションでの実装（例：LTspice / PSpice）

  • ゲート抵抗部に、時間遅延（TD）や電圧依存のスイッチ（SW）を配置します。

  • ターンオフ時のアルゴリズム例（3ステップ駆動）：

    1. 初期（遅延時間の短縮）： まず極めて小さい抵抗（大きな電流）で Vgs を閾値電圧（Vth）の手前まで一気に引き下げる。

    2. 中間（ミラープラトー期 ＝ dv/dt の抑制）： ドレイン・ソース間電圧 Vds が立ち上がる瞬間に、抵抗値を大きく（電流を小さく）して dv/dt をマイルドにし、コモンモードノイズの発生源を叩く。

    3. 終期（サージ・リンギングの抑制）： Vds が完全に立ち上がった後は、再び抵抗値を下げて（または負バイアスを強くして）ミラー効果による誤点弧（Crosstalk）を防ぐ。

② フィードバック（クローズドループ）駆動モデル

Vds の変化率（dv/dt）やドレイン電流の変化率（di/dt）を、微小なコンデンサやロゴウスキーコイル（等価モデル）で検出し、ゲートドライバのオペアンプ回路にリアルタイムで負フィードバック（Negative Feedback）をかける方式です。

• シミュレーションでの実装

  • パワー回路の主配線に数nHの寄生インダクタンス（L_parasitic）を挿入し、その両端の電圧（V_L = L ・ di/dt）を制御ソース（主回路の di/dt 検出）としてゲート駆動部にフィードバックします。

  • サージが発生しそうになると自動的にゲートを少し押し戻し、クランプする挙動をシミュレーション上で再現します。

3. EMC（cispr）視点でのシミュレーション評価項目

シミュレーションを実行した際、単純な「時間軸（Time Domain）のサージ電圧」を見るだけでは不十分です。EMCエンジニアとしては、以下の周波数軸（Frequency Domain）へのアプローチが必須となります。

① FFTによる伝導ノイズ（Conducted Emissions）スペクトラムの解析

• シミュレーションで得られたドレイン電圧波形（Vds）または接地（アース）へ流れるコモンモード電流（Icm）の波形に対し、FFT（高速フーリエ変換）を実行します。

• 固定 Rg vs AGD の比較:

  固定 Rg では、10MHz〜30MHz帯（SiCのスイッチング周波数およびパッケージ寄生共振帯）に鋭いノイズピークが現れます。AGDのシミュレーションが成功していれば、スイッチング損失（積分値）の増加を数%に抑えつつ、この高周波ノイズピークを10dB〜20dB以上減衰できていることが確認できます。

② 寄生コンポーネント（パッケージ・バスバー）のシミュレーション統合

• 10kVベアダイやモジュールの内部浮遊容量、および窒化ケイ素（Si₃N₄）基板とヒートシンク（アース）間の寄生容量（C_stray）を精密に抽出（Q3D Extractor等の電磁界シミュレータを使用、あるいは等価CネットワークをSPICEに挿入）します。

• 急峻な dv/dt がこのC_stray を揺らすことで、高周波コモンモード電流 Icm = C_stray ・ dv/dt がどう伝播するかを可視化します。

4. シミュレーション精度を高める「デバイスモデル」の注意点

アクティブ・ゲートドライブのシミュレーションで最も陥りやすい罠は、「半導体メーカーが提供する標準SPICEモデルの不完全性」です。

• 非線形容量（Ciss, Crss, Coss）の忠実度:

  SiC MOSFETの帰還容量（ミラー容量 Crss）は、Vds の電圧によって数桁のオーダーで劇的に変化します。特に 0V から高圧（10kVなど）へ立ち上がる初期の超低圧領域での容量変化が、AGDのタイミング決定に致命的な影響を与えます。

• 対応策: データシートの容量特性プロットとシミュレーションの C-V 特性が一致しているかマニュアルで確認し、必要に応じて動作マクロモデル（Behavioral Model）で非線形コンデンサの関数（LOOKUPテーブルなど）を補正します。

実機検証（校正）へのコネクション

このシミュレーションで導き出した「最適なゲート駆動波形」が正しいかどうかをベンチテストで検証する際、通常のプローブではプローブ自身の寄生容量がゲートの挙動を狂わせ、コモンモードノイズを拾ってシミュレーション値と乖離します。

ここで先述の Micsig SigOFIT（光アイソレーション） を用いて、完全にフローティングされた状態で実機の過渡波形（Vgs や Vds）を捉え、シミュレーションモデルのパラメータへフィードバック（モデルのフィッティング）を行うことが、次世代VVVFやSST開発における標準的な開発フローとなっています。