高周波マルチレベルSSTのトポロジ

高周波マルチレベルSST（ソリッドステート変圧器）のトポロジは、電力インフラ（13.8kV〜35kVクラスのグリッド）や次世代高速鉄道（交流25kV）といった中高圧の交流電力を、SiCパワー半導体と数kHz〜数十kHzの高周波トランス（MFT/HFT）を用いて、低圧（または中圧DC）へ効率よく変換・絶縁するための回路構成です。

日立（日立エナジー）やWolfspeed、大学のパワエレ研究室が提唱するトポロジは、主に「3ステージ構成」をベースに、各ステージにマルチレベル回路を組み込むことで実現されています。その代表的なトポロジ構造と、設計上の技術的ブレークスルーを解説します。

1. 標準的な「3ステージ型」マルチレベルSSTの基本トポロジ

最も一般的であり、制御の自由度が高いためスマートグリッドやデータセンター、鉄道で主流となっているのが3ステージ（AC-DC $\rightarrow$ DC-DC $\rightarrow$ DC-AC）構成です。中高圧ACを、モジュールを積み重ねることで受け持ちます。

 [中高圧AC系統 (例: 6.6kV/22kV)]
         │
 ┌───────▼────────────────────────────────────────┐
 │ ① 入力段 (AC-DC): CHB (Cascaded H-Bridge)      │  ← 電圧を分散
 └───────┬────────────────────────────────────────┘
         ▼ (個別の高圧DCリンク)
 ┌───────┴────────────────────────────────────────┐
 │ ② 絶縁段 (DC-DC): 複数の独立したDAB or LLC     │  ← ★ここが高周波トランス(HFT)
 └───────┬────────────────────────────────────────┘
         ▼ (共通の低圧DCリンク: 例: 800V DC)
 ┌───────┴────────────────────────────────────────┐
 │ ③ 出力段 (DC-AC/DC): 2レベルインバータ / 降圧  │  ← 負荷（モータ・AIサーバ等）へ
 └────────────────────────────────────────────────┘

① 入力段（AC-DC）：CHB（カスケードHブリッジ）トポロジ

高圧の系統電圧に直接接続するため、単一の素子では耐圧が足りません。そこで、Hブリッジ回路を縦方向（直列）に何段も積み重ねるCHB（Cascaded H-Bridge）、あるいはMMC（モジュラー・マルチレベル・コンバータ）の「セル（サブモジュール）」構造を採用します。

• 利点: 3.3kVや6.5kV、最新の10kV SiCを直列配置することで、数十kVの系統電圧を各セルへ均等に分圧（分担）させます。また、マルチレベルの階段状波形を作ることで、グリッドへの高調波ノイズ（THD）を極限まで減らせます。

② 絶縁・変圧段（DC-DC）：高周波リンク（DAB / LLC）トポロジ

ここがSSTの心臓部（トランスの置き換え）です。各CHBセルの個別DCリンクの先に、超小型の高周波トランス（HFT）を挟んだ隔離型DC-DCコンバータを配置します。

• DAB（Dual Active Bridge）トポロジ: トランスの一次側・二次側ともにアクティブなフルブリッジ（SiC MOSFET）を配置し、一次側と二次側の「位相差（Phase Shift）」を制御することで、双方向の電力フローをナノ秒単位で制御します。

• LLC共振トポロジ: 共振現象を利用して、スイッチングの瞬間に電圧または電流がゼロになる「ソフトスイッチング（ZVS: ゼロ電圧スイッチング / ZCS: ゼロ電流スイッチング）」を達成します。これにより、周波数を10kHz〜50kHzまで引き上げても、スイッチング損失がほぼゼロになります。

③ 出力段（DC-ACまたはDC-DC）

各DAB/LLCの二次側出力を今度は「並列（Parallel）」に接続し、1本の太い低圧DCバス（例：EV用やAIデータセンター用の800V DC、あるいは鉄道用のVVVF入力ライン）にまとめます。この構造をISOP（Input-Series Output-Parallel：入力直列・出力並列）と呼びます。

2. 次世代の潮流：単一ステージ（Single-Stage）マトリクストポロジ

3ステージ型は制御性に優れますが、各セルに巨大なDCリンクキャパシタ（平滑コンデンサ）が必要なため、サイズと寿命（電解コンデンサの劣化）に課題があります。これを解決する次世代トポロジが「マトリクスコンバータ型AC-AC SST」です。

• トポロジ構造: 直流リンクを介さず、双方向スイッチ（SiC MOSFETを逆直列に繋いだもの）を用いて、中高圧ACから直接、高周波ACへ一気にマトリクス変換し、高周波トランスを通した後に再度低圧AC/DCへ変換します。

• メリット: 寿命の短いバルクコンデンサを排除できるため、電力密度（体積あたりの出力）が3ステージ型よりさらに向上します。

• 日立・重電の課題: コンデンサによる緩衝地帯がないため、スイッチング時の転流（コミューテーション）制御が極めて複雑になり、サージ電圧（スパーク）が発生しやすいというスナバ回路およびデジタル制御の超高度化（超高速FPGAによる数ナノ秒管理）が求められます。

3. エンジニア（RF / EMC / 高速制御）としての実装・評価の主戦場

この高周波マルチレベルSSTを設計・運用する際、回路トポロジの理論通りに動かすための「ハードウェアの壁」は以下の通りです。

• トランスの寄生容量とコモンモード（CM）ノイズ:

  高周波トランス（HFT）は小型化されますが、一次側（高圧側）と二次側（低圧側）の距離が縮まるため、トランス内部の巻線間寄生容量（$C_{ps}$）が大きくなります。数万V/$\mu\text{s}$ の $dv/dt$ で動作するSiCのノイズが、この $C_{ps}$ を介して低圧側の制御回路（FPGAやADC）へ大量のCM電流として突き抜けます。

• 対策としてのトポロジ補正:

  日立や大学の論文では、トランスの構造自体に静電シールド（ファラデーシールド）を挟み込む方法や、DABのスイッチング位相をわざとわずかに非対称にして、CMノイズを打ち消し合わせる制御トポロジ（Active Cancelation）が研究されています。

実機の波形を Micsig SigOFIT（85kV CM耐圧） などの光アイソレーションプローブで計測すると、各セルのHブリッジ中点やトランス一次側で、このトポロジ特有の高速共振リンギングが顕著に観測されます。トポロジ設計においては、単に「効率99%」を追うだけでなく、「システム全体の浮遊容量を等価回路化し、高周波分布定数回路としてノイズを収束させる」というRF設計的なアプローチが次世代SSTの完遂には不可欠です。