10kV超級のSiC MOSFETを用いたインバータ・コンバータ技術　論文

10kV〜18kV級のSiC MOSFETを用いたインバータ・コンバータ技術に関しては、IEEE（特にPELS: Power Electronics Society）やPowerAmericaに関連する研究機関から、極めて質の高い論文が発表されています。

1. デバイス特性・パッケージング関連

18kVクラスの素子は、パッケージング自体が「RF回路」のような振る舞いを見せるため、寄生成分の抽出が重要になります。

• テーマ: Design and Characterization of 15kV to 20kV SiC MOSFET Modules.

• 主な論文誌: IEEE Transactions on Power Electronics (TPEL)

• 内容: Wolfspeedやノースカロライナ州立大学 (NCSU) のチームによる、超高耐圧モジュールのスイッチング損失評価。特に、寄生容量 $C_{iss}$ / $C_{oss}$ が高圧動作時にどう変動するか、また高電圧環境下での部分放電（Partial Discharge）を抑制するパッケージ絶縁材料（シリコンゲル等）の研究。

2. ソリッドステート変圧器 (SST) とトポロジ

18kV素子の最大の適用先であるSSTに関する論文です。

• テーマ: A 13.2 kV AC to 400 V DC Solid-State Transformer based on High Voltage SiC MOSFETs.

• 研究機関: NC State University (PowerAmerica関連)

• 内容: 15kV/18kV素子を用いることで、カスケード接続（多段接続）を減らし、単一段で配電網に接続するトポロジの提案。電力密度を従来のトランス比で10倍以上に向上させた実証データが示されています。

3. EMC・高速スイッチング制御 (dv/dt 対策)

EMI試験やRF設計の知見が最も活きる領域です。

• テーマ: Mitigation of EMI and Voltage Overshoot in HV SiC MOSFET based Converters.

• キーワード: Active Gate Drive, dv/dt control, Common-mode noise.

• 内容: 10kV以上の電圧が100ns以下で立ち上がる際のdv/dt（100kV/μs以上）が引き起こすコモンモードノイズの解析。

• 注目点: ゲートドライバを適応的に制御（Active Gate Driving）することで、スイッチング損失を抑えつつノイズを低減するアルゴリズム。ここでZynq RFSoCのような高速FPGAを用いたリアルタイムフィードバック制御の論文が増えています。

4. 計測・デエンベディング

高電圧・高周波環境での正確な測定に関する論文です。

• テーマ: High-Bandwidth Current and Voltage Measurement for HV SiC Switching Characterization.

• 内容: 18kV環境下での電流測定における帯域不足（寄生インダクタンスの影響）を、どのように校正・デエンベディングして真の波形を復元するかという手法論。

論文を探す際の推奨リサーチキーワード（2025-2026年最新）

以下のキーワードで IEEE Xplore や Google Scholar を検索されると、最新の成果にヒットしやすいです。

• "18kV SiC MOSFET" AND "Switching Loss"

• "PowerAmerica" AND "Medium Voltage SiC" AND "SST"

• "dv/dt immunity" AND "High Voltage Gate Driver"

• "Subhashish Bhattacharya"（NCSUの著名教授）

特注の調査:

もし、特定の数値（例：18kV SiCの $R_{DS(on)}$ の温度依存性データや、特定のゲートドライバICのCMTI耐性など）が必要であれば、さらに詳細な論文を特定して要約することも可能です。現在、特定の設計課題（ノイズ対策や損失計算など）に直面されていますか？