DrMOS（Driver + MOSFET）

「電力段（パワー・ステージ）を担うDrMOS」、その内部構造や、なぜ大電流・高効率が求められる高性能SoC電源においてこれほど重要視されているのか、さらに深掘りして解説します。

1. DrMOSの内部構造（ディスクリートとの違い）

DrMOS（Driver-integrated MOSFET）は、従来のディスクリート（個別部品）構成でバラバラだった「ゲートドライバIC」、「ハイサイドMOSFET（HS-FET）」、「ローサイドMOSFET（LS-FET）」の3つの素子を、最先端のパッケージング技術によって1チップ（単一パッケージ）に統合したものです。

ディスクリート構成の限界

従来の構成では、ゲートドライバからMOSFETのゲートへ至るプリント基板（PCB）の配線パターンに、どうしても数nH（ナノヘンリー）オーダーの寄生インダクタンス（L_G）や配線抵抗が寄生してしまいます。

これが原因で、スイッチング時に激しい電圧サージ（スパイクノイズ）やリンギングが発生し、ノイズ悪化や素子破壊のリスクが生じるため、スイッチング周波数を高く設定（1MHz以上など）することが困難でした。

DrMOSによる解決

DrMOSでは、ドライバとMOSFETが極限まで近接して配置され、内部のワイヤボンディングやフリップチップ接続によって結合されているため、寄生インダクタンスとループ抵抗がディスクリート構成の数十分の一に激減します。これにより、以下の劇的なメリットが生まれます。

2. パワー・ステージとしての圧倒的な優位性

① 超高速スイッチングによる周辺部品の小型化

寄生インダクタンスが極めて小さいため、スイッチングの立ち上がり／立ち下がり波形が非常にシャープになります。これにより、数MHz（例えば 2MHz〜4MHz以上）の超高周波スイッチング動作が可能になります。

周波数が高くなると、後段に必要なインダクタ（L）や出力コンデンサ（C）のインダクタンス値・静電容量値を小さくできるため、電源回路全体のフットプリント（実装面積）を劇的に削減できます。

② デッドタイム（Dead Time）の極小化と高効率化

同期整流方式の降圧（Buck）コンバータでは、ハイサイドとローサイドのMOSFETが同時にオンしてショート（貫通電流）するのを防ぐため、両方がオフになる「デッドタイム」を設ける必要があります。

しかし、デッドタイム中はローサイドMOSFETの寄生ダイオード（またはボディダイオード）に電流が流れるため、順方向電圧降下（V_F）による大きな電力損失（ダイオード導通損失）が発生します。

• ディスクリート: 配線のバラつきを考慮し、マージンを見てデッドタイムを長めに設定せざるを得ない。

• DrMOS: ドライバとMOSFETの特性が同一パッケージ内で完全に最適化（協調設計）されているため、デッドタイムを数ナノ秒（ns）レベルまで極限まで短縮できる。これにより、電力変換効率が大幅に向上します。

③ 正確な電流・温度センシング（テレメトリ機能）

近年の高度なDrMOS（Smart Power Stage：SPSとも呼ばれる）には、高精度な電流自己検出機能（IMON）や温度検出機能（TMON）が内蔵されています。

従来のDCR（インダクタの直流抵抗）を利用した電流検出に比べ、温度変化に左右されない高精度な電流モニタリングが可能なため、マルチフェーズ（多相）構成時における各フェーズ間の電流バランス（電流シェアリング）を極めて正確に制御できます。これは、100Aを超えるSoC電源を安定して動かすための必須技術です。

3. 回路トポロジーにおける配置（PMICとSoCの間）

実際の基板上では、以下のような物理配置をとります。

• 大電流ラインの極小化: DrMOSは、SoCの電源ピンの「真隣（数ミリ以内）」に配置されます。これにより、100A近い電流が流れる配線（銅箔）の距離を最小限にし、配線抵抗による電圧ドロップ（IRドロップ）と発熱を防ぎます。

• 制御の分離: 一方、指令を出すPMICは、DrMOSから少し離れた場所に配置しても問題ありません。PMICからDrMOSへは高インピーダンスのPWM信号（数V、数mA程度）を送るだけだからです。

このように、DrMOSは現代のSoCが必要とする「低電圧・大電流・高速応答」という過酷な要求を、「パッケージの統合による物理限界の突破」というアプローチで解決している、パワーエレクロニクスの要となるデバイスです。