PMIC×DrMOSによる電源　SoC

近年、ADAS（先進運転支援システム）や自動運転、AI推論、コックピット統合システムなどに搭載されるハイエンドSoC（System on Chip）は、処理性能の飛躍的な向上に伴い、「さらなる低電圧化」と「大電流化（数十A〜100A超）」が加速しています。

これに伴い、従来のPMIC単体による多系統出力だけでは、SoCのコア電源（Core Rail）が必要とする大電流と高速な負荷過渡応答に対応しきれなくなっています。そこで、「コントローラ・制御を担うPMIC」と「電力段（パワー・ステージ）を担うDrMOS」を組み合わせた「PMIC×DrMOS」によるトポロジーが、次世代SoC向け電源設計の最適なソリューションとして大きな注目を集めています。

1. なぜ「PMIC × DrMOS」なのか？（それぞれの役割）

この構成は、電源システムを「制御（ブレイン）」と「電力駆動（筋肉）」に明確に分離するアプローチです。

• PMIC（Power Management IC）：制御・システム監理の役割

  主にSoC周辺の小〜中電流レール（I/O、DDRメモリ、PLLなど）へ給電しつつ、システム全体の複雑な電源シーケンス（起動・停止順序）の制御、各種電圧・電流・温度のモニタリング、およびDrMOSに対するマルチフェーズ（多相）PWM信号の出力を担います。

• DrMOS（Driver-integrated MOSFET）：大電流供給の役割

  ハイサイド/ローサイドのパワーMOSFETとゲートドライバICを1パッケージに統合したコンポーネントです。PMICから受け取ったPWM信号に基づき、SoCのコア（CPU/GPU/NPU）が必要とする数十A〜100Aクラスの超大電流を低損失かつ超高速にステップダウン（降圧）して供給します。

2. 「PMIC × DrMOS」構成の主なメリット

① 高い拡張性（スケーラビリティ）

SoCのグレード（ローエンド、ミドル、ハイエンド）によってコア電流の要求値は大きく異なります。この構成では、メインとなるPMICは共通のまま、接続するDrMOSの個数を増やしてマルチフェーズ（多相化）構成にするだけで、同一のプラットフォーム設計から容易に大電流化（2フェーズ、4フェーズ、6フェーズなど）へ拡張できます。これにより、SoCの世代交代やプラットフォーム展開時の電源設計工数を劇的に削減できます。

② 実装面積の削減と高効率化

DrMOSはゲートドライバとMOSFETをワンパッケージに収めているため、ディスクリート（個別部品）で構成する場合に比べて基板の寄生インダクタンスや抵抗を極限まで低減できます。これにより、数MHz帯での高速スイッチング動作が可能となり、外付けのインダクタ（コイル）やコンデンサを小型化できます。また、高速な負荷急変（SoCのバースト的な演算による急激な電流増加）に対しても、電圧ドロップを最小限に抑える優れた過渡応答特性を発揮します。

③ 熱分散とノイズ（EMC）の最適化

大電流を扱うパワー段（DrMOS）をPMIC本体から物理的に切り離し、SoCコアのすぐ近くに配置（ポイント・オブ・ロード: PoL）できるため、基板配線（大電流ライン）による電圧降下（IRドロップ）や配線からの放射ノイズ（EMI）を抑制できます。また、発熱源となるDrMOSを複数フェーズに分散配置することで、熱設計が非常に有利になります。

3. 車載・産業分野での最新動向

自動車業界では、ドメイン/ゾーンアーキテクチャへの移行に伴い、ECUの統合が進んでいます。2026年現在、主要な半導体メーカー（ローム、Infineon、MPS、Analog Devicesなど）から、この「PMIC×DrMOS」のコンセプトに基づいた車載信頼性規格（AEC-Q100）準拠・機能安全（ISO 26262）対応の電源ソリューションが相次いでリリースされています。

例えば、直近の動向ではローム（ROHM）が車載SoC向けに、コンフィギュラブルPMIC（BD968xx-Cシリーズ）と、ワンパッケージのDrMOS（BD96340MFF-C）を組み合わせたスケーラブル電源ソリューションを展開し、次世代コックピットやADASのリファレンスデザインへの採用を進めています。

まとめ

「PMIC×DrMOS」は、これからのAI・自動運転時代を支える超高性能SoCの電源設計において、効率・面積・開発スピードのすべてをクリアするための標準的な設計アーキテクチャとなっています。